8/31/0/ Byila PATENT 81784.0233 Express Mail Label No. EL 713 624 508 US

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of:

Yusuke TSUTSUI et al.

Serial No: Not assigned

Filed: March 29, 2001

For: CHARGE PUMP TYPE POWER SUPPLY

CIRCUIT AND DRIVING CIRCUIT FOR
DISPLAY DEVICE AND DISPLAY DEVICE

USING SUCH POWER SUPPLY CIRCUIT

Art Unit: Not assigned

Examiner: Not assigned



TRANSMITTAL OF PRIORITY DOCUMENT

Box PATENT APPLICATION Assistant Commissioner for Patents Washington, D.C. 20231

Dear Sir:

Enclosed herewith is a certified copy of Japanese patent application No. 2000-099889 which was filed March 31, 2000, from which priority is claimed under 35 U.S.C. § 119 and Rule 55.

Acknowledgment of the priority document(s) is respectfully requested to ensure that the subject information appears on the printed patent.

By:

Respectfully submitted,

HOGAN HARTSON L.L.F

Date: March 29, 2001

Louis A. Mok

Registration No. 22,585 Attorney for Applicant(s)

500 South Grand Avenue, Suite 1900

Los Angeles, California 90071 Telephone: 213-337-6700

Facsimile: 213-337-6701

日本国特許庁

PATENT OFFICE
JAPANESE GOVERNMENT



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2000年 3月31日

出 願 番 号 Application Number:

特願2000-099889

出 願 人 Applicant (s):

三洋電機株式会社

2001年 3月 2日

特 許 庁 長 官 Commissioner, Patent Office





特2000-099889

【書類名】

特許願

【整理番号】

KHB1000002

【提出日】

平成12年 3月31日

【あて先】

特許庁長官殿

【国際特許分類】

G02F 1/133 520

【発明の名称】

チャージポンプ型電源回路及びこれを用いた表示装置用

駆動装置及び表示装置

【請求項の数】

5

【発明者】

【住所又は居所】

大阪府守口市京阪本通2丁目5番5号 三洋電機株式会

社内

【氏名】

筒井 雄介

【発明者】

【住所又は居所】

大阪府守口市京阪本通2丁目5番5号 三洋電機株式会

社内

【氏名】

北川 誠

【発明者】

【住所又は居所】 大阪府守口市京阪本通2丁目5番5号 三洋電機株式会

社内

【氏名】

小林 貢

【発明者】

【住所又は居所】

大阪府守口市京阪本通2丁目5番5号 三洋電機株式会

社内

【氏名】

上原 久夫

【特許出願人】

【識別番号】

000001889

【氏名又は名称】

三洋電機株式会社

【代理人】

【識別番号】

100075258

【弁理士】

【氏名又は名称】 吉田 研二

【電話番号】 0422-21-2340

【選任した代理人】

【識別番号】 100081503

【弁理士】

【氏名又は名称】 金山 敏彦

【電話番号】 0422-21-2340

【選任した代理人】

【識別番号】 100096976

【弁理士】

【氏名又は名称】 石田 純

【電話番号】 0422-21-2340

【手数料の表示】

【予納台帳番号】 001753

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 チャージポンプ型電源回路及びこれを用いた表示装置用駆動装置及び表示装置

【特許請求の範囲】

【請求項1】 複数のスイッチ及び複数のキャパシタを備えるチャージポンプ型電源回路であって、

所定システムクロックを利用して動作する集積回路が該システムクロックを利用して作成した電源用クロックに基づいて、前記複数のスイッチを切り替え制御し、入力電圧をn倍又は-n倍して電源電圧を発生することを特徴とするチャージポンプ型電源回路。

【請求項2】 請求項1に記載の電源回路において、

前記集積回路は、パワーセーブ制御命令に基づいて前記電源用クロックの発生 を停止し、

前記電源回路は、該電源用クロックの停止に応じて、前記電源電圧の発生を停止することを特徴とするチャージポンプ型電源回路。

【請求項3】 表示装置用駆動装置において、

所定システムクロックを利用して動作し表示部に表示を行わせるための信号を 発生する駆動回路と、

複数のスイッチ及び複数のキャパシタを備え、入力電圧をn倍又は-n倍して 表示装置のための電源電圧を発生するチャージポンプ型電源回路と、を有し、

前記駆動回路は、さらに前記システムクロックを利用して電源用クロックを発 生し、

前記電源回路は、該電源用クロックに基づいて前記複数のスイッチを切り替え 制御して前記電源電圧を発生することを特徴とする表示装置用駆動装置。

【請求項4】 請求項3に記載の駆動装置において、

前記駆動回路は、パワーセーブ制御命令に基づいて前記電源用クロックの発生を停止し、

前記電源回路は、該電源用クロックの供給停止に応じて、前記電源電圧の発生 を停止することを特徴とする表示装置用駆動回路。 【請求項5】 表示部及び該表示部を駆動するための駆動装置を備える表示 装置において、

前記駆動装置は、

所定システムクロックを利用して動作し、表示部に表示を行わせるための信号 を発生する駆動回路と、

複数のスイッチ及び複数のキャパシタを備え、入力電圧をn倍又は-n倍して 前記表示装置のための電源電圧を発生するチャージポンプ型電源回路と、を有し

前記駆動回路は、さらに前記システムクロックを利用して電源用クロックを発生し、パワーセーブ制御命令に基づいて該電源用クロックの発生を停止し、

前記電源回路は、該電源用クロックに基づいて前記複数のスイッチを切り替え 制御して前記電源電圧を発生し、前記電源用クロックの供給停止に応じて、前記 電源電圧の発生を停止することを特徴とする表示装置用駆動装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は、電源発生システム、例えば、表示装置等の駆動部に有用なパワー セーブモードに対応可能な電源発生システムに関する。

[0002]

【従来の技術】

液晶表示装置や有機EL表示装置等に代表される平面表示装置は、薄型で軽量かつ低消費電力であることから、携帯電話などの携帯機器の表示装置として優れており、多くの携帯機器に用いられている。

[0003]

図6は、携帯電話の表示装置として用いられる液晶表示装置の構成を示している。液晶表示装置は、一対の基板間に液晶が封入されて構成された液晶表示(LCD)パネル200と、このLCDパネル200を駆動する駆動回路101と、駆動回路101及びLCDパネル200に必要な電源を供給する電源回路350を備えている。

[0004]

駆動回路101は、供給されるRGBデジタルデータをラッチするラッチ回路10、ラッチしたデータをアナログデータに変換するD/A変換回路12、変換されたアナログデータを増幅し、液晶表示パネル200にR、G、Bアナログ表示データを供給するアンプ14を備える。また駆動回路101は、タイミングコントローラ(T/C)22と、図示しないCPUから命令を受け取って命令に応じた制御信号を出力するCPUインターフェース(I/F)回路20を備える。T/C22は、ドットクロックDOTCLK、水平同期信号Hsync、垂直同期信号Vsync等のタイミング信号に基づいて、液晶表示パネル200での表示に適したタイミング信号を発生している。

[0005]

電源回路350は、必要に応じて複数の電源電圧を発生しており、ここでは、低電圧駆動に適したCMOS論理回路で構成されるラッチ回路10には低電圧の電源電圧VDD1を供給し、D/A変換回路12、アンプ14には、より高電圧の電源電圧VDD2、LCDパネル200には更に高い電源電圧VDD3を供給している。

[0006]

図7は、高電圧VDD2(入力電圧の2倍)を発生することの可能な従来の電源回路350の構成を示している。この電源回路350はチャージポンプ型回路であり、2つのキャパシタC1、C2と、このキャパシタへの入力電圧の供給ルートを切り換えるスイッチSW1~SW4、このスイッチSW1~SW4の開閉を切替制御するためのパルス信号を発生する発振回路35、ANDゲート37及びNANDゲート39を備えている。発振回路35は、例えばデューティ比1/2のパルス信号を発生し、このパルス信号が、ANDゲート37を介してスイッチSW1及びSW2に供給され、NANDゲート39を介してスイッチSW3及びSW4に供給され、スイッチSW1及びSW2と、スイッチSW3及びSW4に供給され、スイッチSW1及びSW2と、スイッチSW3及びSW4に供給され、スイッチSW3及びSW4が閉じると、キャパシタC1の図中上側の電極に入力電圧VINが印加され、下側の電極はグランド(GND)電位となり、キャパシタC1が充電される。次のタイミングでスイッチSW3

及びSW4が開いて反対にスイッチSW1及びSW2が閉じると、キャパシタC1の図中の下側電極に入力電圧VINが印加され、キャパシタC1の上側電極の電位が入力電圧VINの2倍の電位まで昇圧され、キャパシタC1の上側電極とキャパシタC2との間から引き出された出力端から入力電圧VINの2倍の出力電圧VDD2を得ている。

[0007]

ところで、例えば携帯電話等の携帯機器においては、消費電力低減の要求が非常に強く、このような機器に用いられる表示装置についても消費電力の一層の低下が求められている。この要求に対応するため、従来より非動作時には装置電源をオフし、非動作時における装置の消費電力削減を行うパワーセーブモードが採用されている。そして、図6に示す表示装置においてもこのパワーセーブモードに対応しており、I/F回路20が、図示しないCPUから送出されるパワーセーブ制御命令を解析し、パワーセーブ制御信号を発生している。パワーセーブ制御信号は、例えば、通常動作時にはHレベル、パワーセーブ時にはLレベルとなる信号で、図7に示すように電源回路350の発振回路35と、ANDゲート37及びNANDゲート39の一方の入力に供給されている。

[0008]

電源回路350の発振回路35は、上記パワーセーブ制御信号がHレベルであれば通常通りにパルス信号を発生し、また、ANDゲート37及びNANDゲート39の一方の入力には、このHレベルのパワーセーブ制御信号が供給されているので、ANDゲート37からは発振回路35からのパルス信号と同位相のパルス信号が出力され、NANDゲート39からは発振回路35からのパルス信号と逆位相のパルス信号が出力される。パワーセーブ時になってパワーセーブ制御信号がLレベルとなると、発振回路35は停止し、またANDゲート37の出力はLレベルに固定、NANDゲート39の出力がHレベルに固定される。このためスイッチSW1~SW4の切り替え動作が停止し、キャパシタC1及びC2が放電されて出力電圧が低下し、電源回路350がオフ制御される。

[0009]

このように、パワーセーブ時に表示装置の駆動回路101やLCDパネル20

0に供給される電源電圧をオフ制御すると、駆動回路101やLCDパネル20 0での電力消費がなくなり、表示装置における消費電力をセーブすることを可能 としている。

[0010]

【発明が解決しようとする課題】

上述の駆動回路101は、現在、多くの場合ワンチップとしてIC化されているが、電源回路350は、キャパシタや発振回路を必要としており、駆動IC101とは別個の外付け回路で構成せざるを得ない。

[0011]

しかし、携帯電話等の携帯機器においては、消費電力低減だけでなく、更なる軽量化、小型化、薄型化、コスト低減の実現が強く求められている。従って、このような環境において、発振回路35のような外付け回路は、その存在自体、そして回路占有面積が大きな問題となる。その上、電源回路350がパワーセーブモードに対応するためには、発振回路35がパワーセーブモード対応機能を備えていなければならず、発振回路35の簡易化、小型化も容易ではない。

[0012]

上記課題を解決するために、この発明は、より簡単な構成で効率的にパワーセーブモードに対応可能な電源、例えば表示装置用の電源回路を実現することを目的とする。

[0013]

【課題を解決するための手段】

上記目的を達成するためにこの発明は、以下のような特徴を有する。

[0014]

本発明は、複数のスイッチ及び複数のキャパシタを備えるチャージポンプ型電源回路であって、所定システムクロックを利用して動作する集積回路が該システムクロックを利用して作成した電源用クロックに基づいて、前記複数のスイッチを切り替え制御し、入力電圧を昇圧して電源電圧を発生することを特徴とする。

[0015]

本発明の他の特徴は、表示装置用駆動装置において、所定システムクロックを

利用して動作し表示部に表示を行わせるための信号を発生する駆動回路と、複数のスイッチ及び複数のキャパシタを備え、入力電圧を n 倍又は n 倍して表示装置のための電源電圧を発生するチャージポンプ型電源回路と、を有し、前記駆動回路は、さらに前記システムクロックを利用して電源用クロックを発生し、前記電源回路は、該電源用クロックに基づいて前記複数のスイッチを切り替え制御して前記電源電圧を発生することである。なお、上記 n は、1以上の整数である。

[0016]

このように、電源回路が、システムクロックを利用して駆動回路等の集積回路が発生した電源用クロックを利用して電源を発生する構成とすれば、電源回路内に発振回路を別途設ける必要がない。また、集積回路は、多くの場合、内蔵クロックや外部クロックなどのシステムクロックを利用して動作するため、このようなシステムクロックを利用すれば、簡単な構成で、また集積化が容易な構成により電源用クロックを発生することが可能となる。

[0017]

本発明の他の特徴は、上記電源回路又は駆動装置において、前記駆動回路は、 パワーセーブ制御命令に基づいて前記電源用クロックの発生を停止し、前記電源 回路は、該電源用クロックの供給停止に応じて、前記電源電圧の発生を停止する ことである。

[0018]

電源回路は、供給される電源用クロックによってスイッチを切り替え制御するので、この電源用クロックの供給を停止すれば、電源回路での電源電圧の発生を停止でき、装置のパワーセーブモードへの対応が簡単な構成で実現できる。

[0019]

本発明の他の特徴は、表示部及び該表示部を駆動するための駆動装置を備える表示装置において、前記駆動装置は、所定システムクロックを利用して動作し、表示部に表示を行わせるための信号を発生する駆動回路と、複数のスイッチ及び複数のキャパシタを備え、入力電圧をn倍又は-n倍して前記表示装置のための電源電圧を発生するチャージポンプ型電源回路と、を有し、前記駆動回路は、さらに前記システムクロックを利用して電源用クロックを発生し、パワーセーブ制

御命令に基づいて該電源用クロックの発生を停止し、前記電源回路は、該電源用クロックに基づいて前記複数のスイッチを切り替え制御して前記電源電圧を発生し、前記電源用クロックの供給停止に応じて、前記電源電圧の発生を停止することである。

[0020]

【発明の実施の形態】

以下、図面を用いてこの発明の好適な実施の形態(以下実施形態という)について説明する。

[0021]

図1は、この発明の実施形態に係るパワーセーブモード対応型表示装置の概略 構成を示している。この表示装置は、例えば携帯電話に搭載されるLCDなどの 平面表示装置であり、表示パネル(以下においてはLCDパネル)200と、駆 動回路100を有する。更に、駆動回路100で作成したLCDパネル200に おいて表示を行わせるためのパネル制御信号をLCDパネル200において各画 素を駆動するのに十分なレベルにするレベルシフタ400、及びこれら駆動回路 100、レベルシフタ400及びLCDパネル200に対し、これらの動作電源 となる電源電圧(例えばVDD1、VDD2、VDD3)を供給する電源回路3 00を備える。

[0022]

駆動回路100は、上述の図6と同様にラッチ回路10、D/A変換回路12 及びアンプ14を備えると共に、CPUインターフェース(I/F)回路16及 びタイミングコントローラ (T/C) 18を備える。

[0023]

I/F回路16は、図示しないCPUから送出される命令を受け取ってこれを解析し、命令に応じた制御信号を出力する。CPUから送出される命令は、パワーセーブ制御命令の他、表示パネルでの表示位置の調整命令やコントラスト調整命令などで、これらの制御命令は、予め定められた所定ビット数のデジタル制御データに表されており、I/F回路16は、このデジタル制御データを取り込んで該制御データに応じた制御信号(少なくともパワーセーブ制御信号)を発生す

る。

[0024]

T/C18は、ドットクロックDOTCLK(例えばシステムクロック)、水平同期信号Hsync、垂直同期信号Vsync等のタイミング信号に基づいて、LCDパネル200を駆動するためのパネル制御信号を発生する。このパネル制御信号は、レベルシフタ400に供給され、このレベルシフタ400によってIC内で作成された信号をLCDパネルを駆動するために十分なレベルにまでシフトされ、LCDパネル200に供給される。T/C18は、さらに後述するように電源用クロック発生回路を備えており、I/F回路16から供給されるパワーセーブ制御信号に応じて電源用クロック(本実施形態では電源用クロック1、2)を発生し、これを電源回路300に供給する。

[0025]

図2は、本発明の実施形態に係る電源回路300の構成を示している。図示する電源回路300は、パワーセーブモードに対応したチャージポンプ型の電源回路であり、図2(a)は、この電源回路300のうち電源電圧VDD2を発生する回路、図2(b)は電源電圧VDD3を発生する回路を示している。いずれのチャージポンプ型電源回路でも、駆動回路100から供給される電源用クロック(1、2)に基づいて、入力電圧Vinのn倍(ここではn=2、3)の電圧の出力電圧VDD2、VDD3を発生することができ、発振回路35が不要である。

[0026]

図2(a)の回路では、2つのキャパシタC1, C2と、スイッチSW1~SW4、及びスイッチSW3及びSW4への入力信号を反転するインバータ30を備え、駆動回路100からの電源用クロック1を利用して、スイッチSW1及びSW2と、SW3及びSW4を交互に切り替え制御することで入力電圧Vinの2倍の電圧の出力電圧VDD2を発生する。

[0027]

また図2(b)の回路では、上記図2(a)と同じ回路構成の出力側にさらに、スイッチSW5~SW8とキャパシタC11及びC12を備えて構成されている。駆動回路100からの電源クロック2は、非反転でスイッチSW1、2及び

SW5、6に印加され、インバータ30によって反転してスイッチSW3、4及びSW7、8に印加されている。そして、電源用クロック2により、スイッチSW1及びSW2と、SW3及びSW4とを交互に切り替え制御してキャパシタC1とC2との間に入力電圧の2倍の電圧を発生させ、SW5及びSW6と、SW7及びSW8とを切り替え制御することで、この入力電圧の2倍の電圧を更に昇圧し、キャパシタC11とC12の間から引き出された出力端に、入力電圧の3倍の電圧VDD3を発生している。

[0028]

なお、電源回路300としては、このように入力電圧を2倍、3倍する構成には限らず、反転昇圧して-n倍(例えば-2倍、-3倍)する構成でも良い。-n倍の電源回路とするには、スイッチSW1~SW4、SW5~SW8のキャパシタとの接続関係を変えるなどの変更を施せばよく、スイッチSW1~SW4、SW5~SW8の切り替え制御を図2の回路と同様に電源用クロックを用いて行えばよい。

[0029]

次に、図3及び図4を更に参照して本発明の実施形態に係るパワーセーブモード対応型電源システムについて説明する。なお、図3は、上記駆動回路100の I/F回路16、T/C18の構成の一部を示しており、図4は、本実施形態の電源システムの動作を示している。

[0030]

I/F回路16は、ANDゲート169、フリップフロップ(F/F)161 ~168、インバータ170~173及びNANDゲート174を備え、CPU から送出されるロード信号(図4(a):S-LOAD)がHレベルになると、CPU から供給されるクロック(図4(b):S-CLOCK)の立ち上がりに従って、制御データ(図4(c):S-DATA)を取り込む。なお、以下では、制御データは4ビットで構成され、"0001"がパワーセーブモードへの移行を表している場合を例に挙げて説明する。

[0031]

図3において、I/F回路16のF/F161~164のクロック端子CKは

、ANDゲート169の出力に接続されており、このF/F161~164は、クロック (S-CLOCK) とロード信号 (S-LOAD) とのAND出力OUT₁₆₉ (図4(d))をクロックとし、D端子に供給されるシリアル制御データ (S-DATA)を順次取り込んでこれをQ端子から出力する。また、F/F165~168は、インバータ170からのロード信号 (S-LOAD) の反転信号をクロック端子CKに受けており、ロード信号の立ち下がり時に、対応するD端子に供給されるF/F161~164からのQ出力を取り込み、これをQ端子から出力する。

[0032]

F/F161~164は、図4(d)の出力OUT $_{169}$ の立ち上がりで、順次図4(c)の制御データ"0001"を取り込むので、この例ではF/F162~164のQ出力(Q_{162} ~ $_{164}$)は、図4(f)に示すように全期間Lレベルを維持し、F/F161のQ出力(Q_{161})だけが、クロック(S-CLOCK)の4回目の立ち上がりでLレベルからHレベルに変化する。

[0033]

F/F165は、図4 (a) のロード信号 (S-LOAD) が立ち下がった時に、F /F161のQ出力 (Q $_{161}$) を取り込むため、図4 (g) に示すようにF/F 165のQ出力 (Q $_{165}$) は、ロード信号 (S-LOAD) の立ち下がりでLレベルからHレベルに変化する。また、 $F/F166\sim168$ のD端子には、上述のように全期間Lレベルの $F/F162\sim164$ のQ出力が供給されているため、図4 (h) に示すようにロード信号 (S-LOAD) の立ち下がっても、各Q出力 (Q $_{166}\sim_{168}$) はLレベルを維持する。

[0034]

NANDゲート174には、F/F165からのQ出力(Q_{165})と、F/F $166\sim168$ のQ出力($Q_{166}\sim_{168}$)をインバータ171 \sim 173で反転して得た反転出力が供給されている。よって、NANDゲート174からは、図4(i)に示すように、Q出力(Q_{165})と、反転Q出力($Q_{166}\sim_{168}$)のレベルが共にHレベルになるとLレベルが出力される。つまり、NANDゲート174からは、ロード信号(S-LOAD)のHレベル期間中に供給された制御データ(S-DATA)が"0001"(=パワーセーブ)であった場合にのみ、ロード信号の立ち下

がりからLレベルとなるパワーセーブ制御信号A(OUT₁₇₄)が出力される。

[0035]

I/F回路16から出力されるパワーセーブ制御信号Aは、T/C18内に設けられた電源用クロック発生回路180に供給されており、この回路180は、パワーセーブ制御信号に応じ、駆動回路等がその動作クロックとして利用し、別途作成されるシステムクロックを用いて電源用クロック(電源用クロック1及び2)を発生し、これを電源回路300に出力する。

[0036]

本実施形態において、電源用クロック発生回路180は、電源用クロック1の作成部と、電源用クロック2の作成部を備えており、電源用クロック1の作成部は、ANDゲート181によって構成され、電源用クロック2の作成部は、遅延回路を構成する2段のF/F182及び183と、ANDゲート184によって構成されている。このように2系統の電源クロック作成部を備えるのは、後述するようにパワーセーブに移行する際に、VDD2を発生する電源回路をオフ制御させてからVDD3を発生する電源回路をオフ制御させるため、各電源回路に供給する電源用クロックの出力停止タイミングをVDD2用とVDD3用とで変えるためである。なお、VDD2とVDD3とのオフタイミングを変更する必要がなければ、各電源回路に電源用クロック1を供給すればよく、この場合には、電源用クロック作成回路180は、電源用クロック1を出力するANDゲート181のみで構成することができる。

[0037]

電源用クロック1の作成部を構成するANDゲート181の一方の入力には、上記I/F回路16から出力されるパワーセーブ制御信号Aが供給され、他方の入力に図4(j)に示すようなシステムクロックが供給される。従って、ANDゲート181は、図4(k)に示すように、パワーセーブ制御信号AがHレベルの期間、つまり通常動作期間中、システムクロック(図4(j))をそのまま電源用クロック1として出力する。そして、パワーセーブ時、つまりパワーセーブモードへの移行が命令されてパワーセーブ制御信号AがLレベルになると、電源用クロック1の出力を禁止(ここではクロック出力をLレベルに固定)する。

[0038]

また、電源用クロック2の作成部において、F/F182と183のクロック 端子CKには、図4(k)に示すシステムクロックが供給され、上記パワーセーブ制御信号Aが最初のF/F182のD端子に入力されている。従って、パワーセーブへの移行が命令されて、図4(i)に示すようにパワーセーブ制御信号AがLレベルになってから、最初のシステムクロックの立ち上がりでF/F182がD端子からLレベルを取り込んでこれをQ端子から出力し、F/F183が次のシステムクロックの立ち上がりで、F/F182のQ出力(Lレベル)をD端子から取り込んでこれをQ端子から出力する。

[0039]

従って、F/F183のQ出力(Q_{183})は、図4(§)に示すように、パワーセーブ制御信号§Aが§Lレベルに立ち下がってからシステムクロック§2つ分遅れて§Lレベルに下がる。

[0040]

ANDゲート184の一方の入力端にはこの2段目のF/F183のQ出力(Q₁₈₃)が供給されており、他方の入力端にはシステムクロックが供給され、その論理積が電源用クロック2として図2(b)に示すVDD3用電源回路に出力される。つまり、ANDゲート184からは、図4(m)に示すように、通常動作時は電源用クロック1と同様システムクロックが出力され、パワーセーブに移行した後、システムクロック2期間分だけ遅れてその出力がLレベルに固定される。

[0041]

次に、本発明の実施形態に係る電源回路300の動作について説明する。図2 (a)のVDD2用電源回路では、通常動作期間中においてT/C18の電源用クロック発生回路180から出力される電源用クロック1が、スイッチSW1及びSW2にはそのまま印加され、スイッチSW3及びSW4にはインバータ30で反転されて印加される。このため、電源用クロック1の反転に応じて、スイッチSW1及びSW2と、スイッチSW3及びSW4の開閉が交互に切り換え制御される。よって、まず、スイッチSW1及びSW2を開き、SW3及びSW4を

閉じて、キャパシタC1の上側の電極に入力電圧Vin、下側の電極にGNDを印加し、次に、スイッチSW3及びSW4を開き、SW1及びSW2を閉じてキャパシタC1の下側電極に入力電圧Vinを印加することで、キャパシタC1の上側電極の電位が入力電圧Vinの2倍の電位まで昇圧される。そして、この動作を繰り返すことで、キャパシタC1の上側電極とキャパシタC2との間の出力端から入力電圧Vinの2倍の出力電圧VDD2を得る。

[0042]

図2 (b)のVDD3用電源回路では、通常動作期間中、電源用クロック発生回路180から出力される電源用クロック2によって、スイッチSW1、2及びスイッチSW5、6と、スイッチSW3、4及びスイッチSW7、8とを交互に切り替え制御する。これにより、キャパシタC1の上側電極とC2との間には、VDD2用の回路と同様に入力電圧の2倍の電圧が出力され、更に同様の原理によりSW5~8とキャパシタC11及びC12の働きにより、キャパシタC11の図中上側の電極と、図中下側の電極に入力電圧Vinが印加されているキャパシタC12の上側の電極との間から引き出された出力端から入力電圧の3倍の出力電圧VDD3を得る。

[0043]

このように、本実施形態の電源回路300は、通常動作時にT/C18から供給される電源用クロック1、2を利用してスイッチSW1~SW4、SW5~SW8を交互に開閉することで、出力電圧VDD2、VDD3を得ることが可能であり、図7に示す従来の電源回路350のような発振回路35が不要である。また、パワーセーブ時には、まず電源用クロック1がLレベルに固定されるので、スイッチSW1及びSW2が開き、SW3及びSW4が閉じたままとなって電源回路300からの電圧出力(VDD2)が停止する。よってパワーセーブに移行すると、まず、駆動回路100のD/A変換回路12及びアンプ14がその動作電源であるVDD2が0になるため、動作を停止する。従ってこれらアナログ系の回路における電力消費が確実に低減する。

[0044]

また、電源用クロック2は、図3のF/F182及び183によって、電源用

クロック1より少し遅れてLレベルに固定される。VDD3用電源回路では、電源用クロック2がLレベルに固定されると、これによりスイッチSW1、2及びSW5、6が開き、反対にSW3、4及びSW7、8が閉じたままとなり、電源回路からの電圧出力(VDD3)が停止する。この電源電圧VDD3は、図1に示すようにレベルシフタ400及びLCDパネル200に動作電源として供給されており、VDD3がオフ制御されてレベルシフタ400の動作が停止するとLCDパネル200へのパネル制御信号の供給が停止し、レベルシフタ400での電力消費が無くなると共に、LCDパネル200での表示動作も完全に停止し、電力消費がなくなる。このように、本実施形態では、パワーセーブ時に、電源をオフ制御でき、表示装置としての電力消費を確実に低減することができる。

[0045]

また、通常動作時にのみ電源用クロックを発生するための回路180は、図3に示したように、電源用クロック1用としてはパワーセーブ制御信号とシステムクロックとの論理積をとるANDゲートだけで構成することが可能であり、また電源用クロック2においてもANDゲートに加え、F/F等の遅延回路を設けるだけでよい。そして、これらの回路は容易かつ小面積にて駆動回路用IC(100)等に内蔵することができる。

[0046]

更に、上述のように電源回路300には発振回路35を必要としないので、電源回路300は、そのキャパシタC1及びC2、C11及びC12以外の構成全てを上記駆動回路と同一のIC内に作り込むことができる。また、LCDパネル200の基板上に多結晶シリコン薄膜トランジスタなどを用いて作り込んだりすることも可能であり、電源回路と、駆動回路(ワンチップ化された駆動IC、及びLCDパネル200に一部ドライバ回路等が内蔵される場合の内蔵回路を含む)を備える表示装置用駆動装置をより小さい面積でかつ簡易な構成で実現できる

[0047]

次に、パワーセーブ時に、VDD2用の電源用クロック1よりVDD3用の電源用クロック2を遅らせて停止させる理由について説明する。LCDパネル20

○には、図5に示すように保護回路等の回路素子を作り込むことがある。パネル表示部において、画素それぞれに薄膜トランジスタ(TFT)、特に、能動層が多結晶シリコン(p-Si)からなるp-SiTFTを用いたアクティブマトリクス型LCDのような場合、同様のp-SiTFTを用いてLCDパネル200の表示部周縁に、各画素を駆動するための駆動回路の一部や、上記保護回路等を画素部TFTとともに作り込まれることが多い。

[0048]

図5に示す保護回路は、上記電源回路300からの電源電圧VDD3に対し、駆動回路100のアンプ14から出力されるアナログR, G, B表示信号を受ける信号入力ラインの電位が過大になって内部回路が破壊されるのを防止するためのものである。この保護回路は、パネルの入力端部付近において、上述の画素用TFTやドライバ用TFTと共にパネル200に作り込まれており、電源(VDD3)と入力ラインの間に逆方向に配されたダイオードD1、入力ラインとグランドとの間に逆方向にダイオードD2によって構成されている。そして、入力ラインの電圧がVDD3より大きくなろうとすると、ダイオードD1がオンして入力ラインの電圧上昇を防止する。

[0049]

このような保護回路が形成されていて、パワーセーブ時に移行した場合、電源電圧VDD3の低下よりR,G,B表示信号の電源電圧であるVDD2が先に低下すると、ダイオードD1にはその順方向に電位差が発生する。信号入力ラインから電圧の低下した電源(VDD3)に電流が流れ込んでしまうとLCDパネル200で正常でない動作が起きたりする原因となる。そこで、このような内蔵回路をパネル200が備える場合に、電源電圧をオフ制御する際、より電圧の低い電源から先にオフ制御することでこのような誤動作が起きることを確実に防止することが可能となるのである。

[0050]

本発明の実施形態において表示装置は、液晶表示装置に限らず有機EL表示装置や、その他の平面表示装置であっても同様な効果を奏する。液晶表示装置などに代表される表示装置において、表示を行う際、駆動回路では必ず何らかのクロ

ックに従って動作している。従って、このようなクロックを利用すれば、簡単な構成によって通常表示時に電源用のクロックを作成することができる。また、装置が表示を行わない場合には、駆動回路はクロックを利用する必要はなく、この場合に同時に電源用クロックを固定レベル、つまり電源用クロックの発生を停止する構成とすることで、表示には全く影響を与えることなくパワーセーブモードに対応することができる。

[0051]

なお、電源用クロック発生回路180は、通常動作期間中、上述のようにシステムクロックをそのまま電源用クロックとして出力してもよいが、そのまま出力するのではなくシステムクロックと同じ周波数で、電源回路300でのキャパシタC1、C2の比などに応じて、その振幅やパルス幅の異なるクロックを出力してもよい。また、通常動作期間中、システムクロックに基づき、キャパシタC1、C2の容量値など、電源回路300にとって最適な周波数のクロックを発生する構成でもよい。

[0052]

また、さらに、パワーセーブモードから通常動作状態への復帰は、例えば、図4 (a) のロード信号が再びHレベルとなった際に、CPUから送出された制御データが所定の通常動作命令を表していた場合に、I/F回路16がこれを解析して、パワーセーブ制御信号をHレベルに戻すことで実現できる。

[0053]

さらに本実施形態では、パワーセーブ制御命令がCPUから供給され、I/F 回路16がこれを解析してパワーセーブ制御信号を発生する場合を例にあげて説明しているが、別途スイッチなどを設け、機器使用者等がこのスイッチを切り替えることで、スイッチから直接T/C18にパワーセーブ制御信号を供給できる構成としてもよい。また、CPUからパワーセーブを命令できると共にスイッチ等を用いて使用者が任意にパワーセーブを命令できる構成でもよい。

[0054]

【発明の効果】

以上説明したように、表示装置の駆動回路等の集積回路が所定システムクロッ

クを利用して電源用クロックを発生し、これをチャージポンプ型電源回路におけるスイッチの切り替え制御に用いることで、電源回路に発振回路を設ける必要がなく、非常に簡易な構成で電源を発生することができる。

[0055]

また、集積回路が電源用クロックの出力を発生を停止すれば、電源回路での電源発生を停止することができるため、この電源用クロックの発生をパワーセーブ制御命令に基づいて停止することで、パワーセーブモードに対応した電源回路、駆動装置を実現することができ、非常に簡易な構成でパワーセーブモードに対応させることができる。


【図面の簡単な説明】

- 【図1】 本発明の実施形態に係る表示装置の構成を示す図である。
- 【図2】 本発明の実施形態に係る表示装置のチャージポンプ型電源回路の 構成を示す図である。
- 【図3】 本発明の実施形態に係る表示装置のCPUインターフェース回路 及びタイミングコントローラ内の電源用クロック作成回路の構成を示す図である
- 【図4】 本発明の実施形態に係る表示装置用駆動部の動作を説明するためのタイミングチャートである。
 - 【図5】 図1のLCDパネル200の入力部構成を示す図である。
 - 【図6】 従来の携帯機器用液晶表示装置の構成を示す図である。
 - 【図7】 図5の電源回路350の構成を示す図である。


【符号の説明】

10 ラッチ回路、12 デジタルアナログ (D/A) 変換回路、14 アンプ、16 CPUインターフェース回路 (CPU I/F)、18 タイミングコントローラ (T/C)、30,170,171,172,173 インバータ、100 駆動回路、161,162,163,164,165,166,167,168 フリップフロップ (F/F)、169 ANDゲート、174 NANDゲート、180 電源用クロック発生回路 (ANDゲート)、200 表示パネル (LCDパネル)、300 電源回路。


【書類名】図面【図1】




【図2】




【図3】




【図4】




【図5】



【図6】



【図7】



【書類名】

要約書

【要約】

【課題】 表示装置などの電源システムにおいて、簡単な構成でパワーセーブモードに対応可能とする。

【解決手段】 液晶等の表示装置の駆動回路が、パワーセーブモードでない通常表示動作時、システムクロックに基づいて電源用クロック(1、2)を発生し、これをチャージポンプ型電源回路300のキャパシタC1及びC2(及びC11とC12)の接続を切り替えるスイッチSW1~SW4(及びSW5~SW8)に直接及び反転して供給する。これにより、電源回路300は入力電圧Vinを昇圧して駆動回路100や表示パネル200の駆動電源となる電源電圧VDD2、VDD3を得ることができる。駆動回路100は、パワーセーブモードへの移行が命令されてCPUI/F回路16が発生するパワーセーブ制御信号が変化すると、これに応じて電源用クロックの電源回路300への供給を絶ち、これにより電源電圧の発生が停止し、電源から電力供給を受けて動作する回路や表示パネルでの電力消費が停止する。

【選択図】

図 1

出願人履歴情報

識別番号

[000001889]

1. 変更年月日

1993年10月20日

[変更理由]

住所変更

住 所

大阪府守口市京阪本通2丁目5番5号

氏 名

三洋電機株式会社